一文覽盡用于光電子器件材料異質集成的外延生長和層轉移技術

1. 前言

外延技術——在晶體取向的晶圓片上生長單晶薄膜的技術——已經成為在各種無機襯底上開發現代固態電子和光子器件的關鍵技術。這個過程可以是均勻的(在同一材料的基材上生長)，也可以是不均勻的(在不同材料的基材上生長)。同質外延生長通常導致高質量的單晶外延層復制襯底的晶體結構。相比之下，異質外延生長通常受到epilayer與襯底材料晶格匹配要求的限制。例如，III-V和硅基III-N復合半導體的單片集成是電子和光子領域的研究熱點，它可以彌補硅基集成電路載流子遷移率低和發光效率低的缺點。然而，由于兩種材料之間的大晶格和熱膨脹系數不匹配，導致硅外延異質結構產生高密度缺陷，限制了這種方法的發展。

為了減少外延缺陷和螺紋位錯，人們開發了各種不同的外延生長方法來解決高度柵格不匹配材料的異質外延:低溫緩沖層、柵格工程緩沖層、變質緩沖層、域匹配外延和外延橫向過度生長。這些外延生長方法通過控制擴展缺陷的密度，如螺紋位錯和堆積缺陷，使得多種復合半導體可以在晶格不匹配的襯底上生長。

盡管有了這些進展，但與同型外延層相比，實現大晶格失配的異質外延層的良好晶體質量仍然具有挑戰性，但同型外延往往需要非常昂貴的襯底。這限制了這種電子/光子材料在主要商業市場上的廣泛應用。雖然先進的異質外延技術可以容納器件(有源)層和襯底之間相對較大的晶格失配(通常失配大于10%)，但如果失配超過幾個百分點，不需要任何應變/域工程的直接異質外延通常會形成缺陷嚴重或多晶器件層。因此，通過異質外延實現高效率器件的單片集成變得復雜、昂貴、耗時。

一個溫和的解決方案是將生長的外延層從基板上剝離和轉移，這允許高度不匹配的材料系統的異質集成。Lift off方法能夠將epilayer轉移到任何的襯底上，并且如果襯底在lift off過程中沒有損壞，昂貴的襯底還可以反復使用，從而降低器件生產的總成本。隨著異質材料異質集成需求的不斷增長，各種不同的lift off技術得到了發展，包括epitaxial lift-off?(ELO)、機械剝離、laser lift-off和二維(2D)材料輔助層轉移(2DLT)等。特別是2DLT需要獨特的外延技術，如遠端外延或范德華(van der Waals, vdW)外延，使單晶薄膜在二維材料上生長，在較弱的vdW界面上容易脫落。

因此針對外延轉移的方法，在本文中我們首先介紹傳統的外延生長機制和方法來形成外延異質結構。然后，概述高級異質外延技術，用于高質量器件制備，以降低缺陷密度的柵格不匹配的襯底，以及用于高度柵格不匹配體系的ELO技術。這兩種技術為異質材料的三維非均質集成奠定了堅實的基礎，可以提高電子和光子元件在單個晶圓上的功能和效率。(圖1) 我們還討論了涉及二維材料作為外延釋放層的新興外延生長技術。我們探索未來的集成計算系統，可以利用先進的外延生長和lift off方法。

圖1. 電子和光子應用中不同材料的非均質集成^[1]

2. 傳統的外延生長技術

同質材料的外延生長(圖2a)相對簡單。異質外延，即在不同物質的襯底上生長外延薄膜，通常不是一個簡單的過程。然而,異質外延不僅提供了功能集成設備層具有成本效益的基質,還提供了一個路徑向實現高效和功能設備通過結合多層薄膜與不同的電子、光子、磁性和聲子特性,因此一直盡最大努力生長異質外延層材料高質量。異質外延的主要挑戰來自于外延薄膜的應變。由定義可知，異質外延層與基體的材料性質不同，其中晶格常數與熱膨脹系數的失配是應變的主要來源，與缺陷相關的應變也是應變的主要來源。彈性應變的假純異質結構(圖2b)可以維持一定的厚度，稱為臨界厚度(h_c)，這是由界面面積和晶格失配量決定的。當晶格失配率在幾個百分點以上時，薄膜的h_c大約為幾個納米，這意味著晶格匹配是實現無位錯外延的嚴格要求。當大于h_c時，通過形成位錯來降低應變。這些位錯可以作為非輻射的復合中心，嚴重地破壞外延層的電學和光學性能，因此在異質外延中設計位錯在大多數器件應用中是至關重要的。Narayan給出了異質外延過程中錯配應變、熱應變和缺陷相關應變之間相互作用的一般描述。^[2]然而，兩種材料之間的晶格失配較大并不一定導致材料質量的惡化。領域匹配外延(domain matching epitaxy, DME)是一種典型的生長方式，它通過匹配界面上主要晶格平面區域來實現高質量的材料外延生長。^[3]?這種模式已經被用在TiN，AlN在Si(100)上生長，ZnO在αAl₂O₃?(0001)上生長，它們之間都有15%到25%的晶格失配，證明了III-V和III-N材料、氧化物和硅通過外延生長在單個晶圓片上的集成的可能性。

在器件層和襯底之間引入緩沖層是一種獲得高質量器件層的廣泛使用的技術。例如，低溫的grown buffer抑制了島狀的Volmer-Weber生長，同時在生長的早期階段促進了弛豫和逐層生長，這有利于在高溫下高質量的目標外延層的后續生長。^[4]

圖2.?傳統的外延技術

3. 新興的外延生長方法

雖然上述傳統的外延方法可以大大降低位錯密度，但是異質外延層的材料質量仍然不如同質外延層，特別是在高度網格不匹配的系統中。此外，厚緩沖層的使用是不可取的，因為它消耗了增長源，降低了生產吞吐量，這是集中于大規模生產的行業的一個缺點。此外，由于熱膨脹系數的不匹配，當設備從生長溫度冷卻到室溫時，厚的緩沖層會產生額外的應變，導致晶圓彎曲、開裂和分層。因此，需要創新的方法來克服這些嚴格的外延晶格匹配規則，提高可制造性和可采用率。在這一節中，我們將概述幾種用于生產大面積單晶外延薄膜的新興的外延技術，它們不同于前一節中討論的傳統技術。我們將其分為二維材料輔助外延(圖3a)和幾何定義的外延技術(圖3b)。前者利用二維材料襯底的光滑表面，可以幫助在將位錯引入晶體之前放松薄膜，而后者可以在其三維結構中實現位錯的geometrical filtering。

范德瓦爾斯外延技術是一種二維材料輔助外延技術，近年來因其晶格失配大于60%的異質外延薄膜生長的可能性而受到人們的關注。vdWE最初是由Koma等人發現的。^{[5, 6]}vdWE是一種在二維和三維材料上進行外延的方法2D材料或3D材料表面有鈍化懸空鍵的表面。塊體2D材料表面沒有懸空鍵，靠非常弱的vdW力將其結合在一起。因此，外延應變可以在光滑的2D表面上立即松弛，從而允許在表面上大量的網格錯配材料的生長。由于大多數二維材料都是六邊形晶格，因此具有相似晶格結構的塊狀材料，如III-N材料，表現出了穩定和高質量的生長。

使用這些方法提高材料質量所帶來的好處并不足以證明在工業規模上實施這些方法所需要的額外時間和成本是合理的。然而，隨著Si上不同材料的異質集成變得越來越重要，我們相信這些方法將被重新審視和改進，以更快的產量和更低的成本。

圖3. 先進的外延技術^{[7, 8]}

4. 通過外延lift off和層轉移實現異質集成

外延lift-off技術在制造超薄、柔性、輕量化、三維一體化的結構中發揮著越來越重要的作用。外延技術的主要好處有兩方面:它允許對不同的材料進行異構集成，否則無法將這些材料集成在一起實現擴展功能；它允許襯底被重復使用，這大大降低了設備的制造成本。到目前為止，研究人員已經在工業規模上開發了幾種lift-off技術。化學lift-off是一種通過在有源器件層和襯底之間插入可選擇性蝕刻的犧牲層來制備獨立式外延薄膜的方法。（圖4a）

激光lift-off是一種利用準分子激光將外延層從透明基底(如藍寶石或碳化硅)中分離出來的技術。（圖4b）該方法利用短波長激光被GaN膜吸收，將襯底/GaN界面分解成金屬Ga和N2氣體，加熱到Ga熔點以上(30°C)，將epilayer從基體中分離出來。但是，由于激光激發時在界面處產生的誘導等離子體，使襯底表面產生了粗糙度，粗糙度范圍為60 ~ 90nm。^[9]因此，后續的外延必須經過化學和機械拋光。這種技術對于生長在高能帶隙襯底上的外延薄膜來說是快速和穩定的，但因此在材料的可能范圍方面受到限制。盡管如此，在過去的幾年里，高能帶隙材料在量子計算、電力電子和高效激光等領域的應用越來越受到關注，這可能會使高能帶隙電子和光電子在單一平臺上實現垂直集成。

機械剝離是一種在微米厚度范圍內制造薄膜的方法，在這種方法中，金屬應力層(通常是厚的鎳膜)被用來引發平行于襯底的裂紋。（圖4c）機械剝落已在IBM的Si、Ge、GaAs和GaN基板上得到證明，以生成薄膜CMOS電路，^[10]太陽能電池^[11]和發光二極管^[12]。從工藝描述中可以推斷，機械剝離是一種相對粗糙的工藝，它產生的薄膜厚度在幾百納米到幾微米范圍內，而襯底表面的粗糙度與其他外延lift-off技術相比是最粗糙的。

2DLT技術利用了vdWE和外延技術的優點來生成free-standing單晶膜。這種方法是通過vdWE和外延與二維材料輔助轉移技術相結合實現的，其中二維材料的弱vdW結合促進了外延生長薄膜從襯底上剝離，在剝離后留下一個原始的表面。這個過程類似于機械剝落，但有幾個優點：首先，剝落深度是由二維材料的位置決定的，而不是由金屬應力源膜的應力決定的，因此更容易控制；其次，與剝離相比，它需要更少的應力，而且更容易在剝離后去除金屬；第三，由于二維緩沖層不允許epilayer層和襯底之間有共價鍵，所以分離界面具有原子級的銳度。因此，可能不需要晶圓翻新過程，例如化學拋光和機械拋光。然而，在工業上采用這種技術仍然存在一些挑戰。硅和鍺等元素半導體由于其鍵的非離子性而不能在外延生長。此外，剝離的面積產量取決于轉移的石墨烯層的質量。如果轉移石墨烯后出現明顯的撕裂、孔洞或褶皺，則材料質量和剝離襯底的平整度都會下降。

圖4. 外延lift-off技術^[13-16]

5. 先進外延技術和lift off技術的應用

IBM公司的TASE方法是一種先進的選擇性生長技術，使用的是亞100 nm的氧化物掩膜，該方法已被用于演示多種III-V器件在CMOS上的無缺陷集成。以InGaAs n型場效應晶體管(nFET)器件的3D單片集成為例，在SiGe-OI(絕緣體上)短通道p型FET (pFET)上生長和制備，以實現在供電電壓V_DD?= 0.25 V下工作的最先進的CMOS逆變器。（圖5a-c）^{[17, 18]}這些演示有力地證明了基于硅基平臺的，用于單層堆疊的多層光子學和電子電路的三維集成III-V和III-N器件的可能性。

圖5. 先進的異質外延技術在硅上異質集成的實例

類似的鐵電材料，Pb(Zr_0.2Ti_0.8)O₃?(PZT)，也被外延生長并轉移到晶體管上，以創建一個單晶PZT門控硅晶體管，允許通過PZT層的極化來控制通道電荷。（圖6）^[19]

圖6.?先進的異質外延技術在硅上異質集成的實例

薄膜襯底上的光電探測器可以轉換成保角結構，這種結構允許廣闊的視野，用簡單的光學元件獲得低像差的圖像，模仿人類和昆蟲眼睛等生物成像系統。圖7（左）顯示了無機InAlGaP 紅光LED的示例，在聚二甲基硅氧烷襯底上具有非共面蛇形橋結構，展示了它在機器人和臨床醫學應用方面的能力。^[20]圖7（中）顯示了采用化學外延lift-off和kirigami線切割圖形制作的集成薄膜晶體GaAs太陽能電池，顯示出接近單軸跟蹤性能。^[21]同時，外延lift-off已經被用于通過晶圓回收過程實現具有成本競爭力的太陽能轉換，并通過機械堆積單獨生長的活性材料來制造高效率的太陽能電池。除了光電子器件的應用外，外延生長和lift-off還有潛力被利用來實現非馮諾依曼計算系統在單個芯片上的非馮諾依曼計算系統，其方法是將所需的組件混合集成。隨著機器學習和人工智能的發展，計算復雜度和內存消耗不斷增加，而傳統的CMOS伸縮已經達到了技術極限。隨后，對替代計算架構、電路、設備和材料的需求激增，以提高計算系統的計算性能和能源效率。圖7（右）顯示了一個用于感知和分類氣體的3d集成片上存儲計算系統的示意圖，該系統由一個輸入/輸出層(碳納米管FETs，CNFETs))，一個存儲器層(電阻性隨機存取存儲器)和一個計算層(硅場效應晶體管和CNFETs)。該集成系統可以實時采集大量氣體(數據)，直接將數據存儲在RRAM中，并在計算層對氣體進行現場分類。^[22]

圖7.?先進的外延lift-off和轉移技術的異質集成器件

6. 展望

在垂直堆疊多功能集成電路的晶圓片上生長器件品質的外延層，將會大幅減少集成電路的足跡。它還將允許一體式芯片平臺被創造出來，使光子電路與最先進的傳感器、晶體管和由神經形態芯片積極處理的記憶元件相結合。雖然采用先進的外延技術的單片集成是耦合不同材料的最簡單方法，但異質外延生長的外延薄膜的材料質量仍然不理想。隨著外延技術的進一步發展，它可以生產出薄的單晶獨立式柔性薄膜，滿足柔性、共形和多功能電子器件在工業上的應用要求，比如物聯網、智慧城市、智能汽車和可穿戴電子產品。

參考文獻：

[1] Hyun Kum, et al., Nature Electronics, 2019, 2, 439–450.

[2] J. Narayan, Acta Mater. 2013, 61, 2703–2724.

[3] J. Narayan, J. Appl. Phys. 2003, 93, 278–285.

[4] H. Amano, Appl. Phys. Lett. 1986, 48, 353–355.

[5] A. Koma, J. Vac. Sci. Technol. B 1985, 3, 724.

[6] A. Koma, J. Cryst. Growth 1999, 201, 236–241.

[7] Q. Paduano, J. Mater. Res. 2016, 31, 2204–2213.

[8] K. Linthicum, et?al., Appl. Phys. Lett. 1999, 75, 196–198.

[9] C. Gerhard, Appl. Sci. 2018, 8, 1556.

[10] D. Shahrjerdi, Nano Lett. 2013, 13, 315–320.

[11] C. A. Sweet, et?al., Appl. Phys. Lett. 2016, 108, 011906.

[12]?S. W. Bedell, et al., J. Appl. Phys. 2017, 122, 025103.

[13] C.-W. Cheng, et?al., Nat. Commun. 2013, 4, 1577.

[14]?Y. Kim, et?al., Nature 2017, 544, 340–343.

[15]?S. W. Bedell, et?al., J. Phys. D. 2013, 46, 152002.

[16]?J. Chun, J. et?al., Scripta Mater. 2014, 77, 13–16.

[17]?V. Deshpande, et?al., Solid State Electron. 2017, 128, 87–91.

[18] V. Deshpande, et?al.,Tech. Dig. Int. Electron Devices Meet. 2015, 8.8.1–8.8.4.

[19]?S. R. Bakaul, et?al., Nat. Commun. 2016, 7, 10547.

[20] R. H. Kim, et?al. Nat. Mater. 2010, 9, 929–937.

[21]?K. Lee, et al., Light Sci. Appl. 2015, 4, e288.

[22]?M. M. Shulaker, et?al., Nature 2017, 547, 74–78.

本文由Nano-optic供稿。

歡迎大家到材料人宣傳科技成果并對文獻進行深入解讀，投稿郵箱: tougao@cailiaoren.com.

投稿以及內容合作可加編輯微信：cailiaorenVIP。